Чиплетная интеграция в производстве радиоэлектронной аппаратуры

1. Введение

Замедление темпов масштабирования КМОП-технологии и быстрый рост стоимости проектирования по передовым технологическим нормам привели к пересмотру традиционной парадигмы «одна система — один кристалл». Изготовление крупного монолитного кристалла по норме 5–7 нм сопровождается снижением выхода годных и удорожанием каждого квадратного миллиметра площади, при этом значительная часть блоков системы (аналоговые узлы, схемы ввода-вывода, силовые каскады) практически не выигрывает от перехода на более тонкую норму.

Ответом отрасли стала чиплетная, или гетерогенная, интеграция: система разбивается на несколько специализированных кристаллов, каждый из которых изготавливается по оптимальной для него технологии, после чего кристаллы объединяются в одном корпусе. Подход отработан в серийных процессорах ведущих производителей [2, 3, 8] и закреплён отраслевыми стандартами межкристалльных интерфейсов [1, 7].

Для производителей радиоэлектронной аппаратуры (РЭА), не располагающих собственным полупроводниковым производством, чиплетная интеграция открывает возможность заказывать сборку специализированных модулей у контрактных предприятий сборки и тестирования — OSAT (Outsourced Semiconductor Assembly and Test). Цель настоящей статьи — систематизировать технологические основы чиплетной интеграции и оценить преимущества и ограничения заказа интегрированных чиплетных модулей по сравнению с применением набора независимых микросхем на печатной плате.

2. Основные понятия и определения

Соотношение монолитного и чиплетного подходов иллюстрирует рис. 1. В монолитной системе на кристалле (СнК) все функциональные блоки размещены на одном кристалле и изготовлены по единой норме. При чиплетной компоновке те же блоки реализованы отдельными кристаллами, размещёнными на общей подложке или интерпозере; каждый кристалл может изготавливаться по собственной технологии и поставляться независимым разработчиком.

Рис. 1. Планировка кристаллов: монолитная СнК и чиплетный модуль

3. Технологические основы чиплетной интеграции

3.1. Уровни интеграции

По способу размещения и соединения кристаллов в корпусе принято выделять три уровня интеграции (рис. 2).

– 2D-интеграция: кристаллы монтируются рядом непосредственно на подложку корпуса методом перевёрнутого кристалла (flip-chip). Связи между кристаллами проходят по слоям органической подложки; это наиболее дешёвый вариант с умеренной плотностью соединений.

– 2.5D-интеграция: между подложкой и кристаллами вводится кремниевый интерпозер — пластина со сквозными переходными отверстиями (TSV, Through-Silicon Via) и тонкими металлическими слоями. Кристаллы соединяются с интерпозером микровыводами с шагом в десятки микрометров, что обеспечивает высокую плотность связей; типичный пример — процессор с памятью HBM на общем интерпозере [3].

– 3D-интеграция: кристаллы устанавливаются друг на друга; сигналы проходят через TSV нижнего кристалла. Достигаются максимальная плотность соединений и компактность, однако усложняются отвод тепла и тестирование.

Рис. 2. Варианты интеграции чиплетов в корпусе (поперечный разрез)

3.2. Межкристалльные интерфейсы

Разделение системы на кристаллы предъявляет жёсткие требования к связям «кристалл–кристалл»: их пропускная способность и энергоэффективность должны приближаться к показателям внутрикристалльных шин. Для унификации таких связей отрасль выработала открытые стандарты. Спецификация UCIe (Universal Chiplet Interconnect Express), выпущенная одноимённым консорциумом, определяет физический и протокольный уровни интерфейса, допуская работу как по органической подложке, так и по интерпозеру [1]. Открытый интерфейс BoW (Bunch of Wires), развиваемый в рамках проекта ODSA, ориентирован на простые и дешёвые реализации по органическим подложкам [7]. Наличие стандартов позволяет объединять в модуле кристаллы разных поставщиков без разработки заказных интерфейсов.

Типовая структура чиплетного модуля показана на рис. 3: вычислительные чиплеты соединены между собой и с чиплетом ввода-вывода стандартными межкристалльными интерфейсами, стеки памяти HBM размещены в непосредственной близости от вычислительных кристаллов.

Рис. 3. Структура чиплетного модуля (вид сверху)

4. Производственная кооперация и роль OSAT

Производителям РЭА зачастую экономически нецелесообразно (или невозможно) самостоятельно разрабатывать и выпускать полупроводниковые кристаллы. Чиплетная модель разделяет цепочку создания изделия между специализированными участниками (рис. 4): разработчики чиплетов передают топологии кристаллов на кремниевую фабрику; изготовленные пластины проходят тестирование, из них отбираются годные кристаллы (KGD); OSAT-подрядчик по техническому заданию заказчика выполняет сборку кристаллов в корпус и финальное тестирование модуля; готовый модуль поставляется производителю РЭА для монтажа на плату изделия.

Существенно, что в одном корпусе могут совмещаться кристаллы от разных поставщиков и по разным технологическим нормам, а итоговый модуль изготавливается по спецификации конкретного заказчика — фактически производитель РЭА получает «собственную» заказную микросхему без затрат на полный цикл полупроводникового проектирования.

Рис. 4. Модель кооперации при заказе чиплетного модуля

5. Сравнительный анализ подходов к построению электронного узла

Сопоставим три подхода к построению функционального узла аппаратуры: монолитную СнК, набор независимых микросхем на печатной плате и заказной чиплетный модуль (таблица 2).

С точки зрения производителя РЭА наиболее показательно сравнение чиплетного модуля с набором независимых микросхем (рис. 5). Замена десятка корпусов одним модулем упрощает печатную плату: сокращаются число слоёв, объём трассировки и количество переходных отверстий, высвобождается площадь под другие подсистемы либо уменьшаются габариты изделия.

Рис. 5. Печатная плата: набор микросхем и чиплетный модуль

6. Преимущества чиплетного модуля для производителя РЭА

6.1. Сокращение совокупных затрат

– Упрощение печатной платы. Один корпус с несколькими кристаллами вместо множества отдельных микросхем снижает сложность платы (меньше слоёв, трассировки и переходных отверстий), что уменьшает стоимость материалов и сборки.

– Снижение логистических издержек. Вместо закупки, входного контроля и хранения нескольких номенклатурных позиций производитель получает один законченный модуль, что упрощает управление запасами и поставщиками.

– Оптимальный подбор кристаллов. Для каждой функции выбирается лучший по соотношению характеристик и цены кристалл, в том числе от разных поставщиков; исключается оплата избыточной функциональности «универсальных» микросхем.

6.2. Ускорение вывода продукта на рынок

– Меньший объём интеграционных работ. Совместимость интерфейсов, питание и целостность сигналов внутри модуля гарантированы его изготовителем, что сокращает объём доводки и тестирования на уровне платы.

– Параллельное проектирование. Пока OSAT-подрядчик выполняет сборку и тестирование модуля, разработчик аппаратуры готовит программное обеспечение и конструктив под согласованный набор функциональных блоков.

– Меньше итераций платы. Вопросы согласования высокоскоростных шин решаются внутри корпуса, поэтому сокращается число ревизий печатной платы — каждая из которых требует затрат времени и средств.

6.3. Компактность и надёжность

– Уменьшение габаритов. Сборка ключевых узлов в одном корпусе высвобождает место на плате, что особенно важно для носимых, медицинских и встраиваемых устройств.

– Сокращение числа паяных соединений. Каждое соединение между отдельными корпусами на плате — потенциальный источник отказа; их замена внутренними связями модуля повышает надёжность изделия.

– Улучшение электрических характеристик. Внутренние связи между кристаллами короче и лучше экранированы, чем трассы платы, что снижает потери, помехи и энергопотребление интерфейсов.

6.4. Продуктовая дифференциация

– Изделие под собственным брендом. Заказчик получает модуль, выполненный по его спецификации, — по существу собственную микросхему без полного цикла полупроводниковой разработки.

– Уникальная конфигурация под нишу. Состав модуля подбирается под требования конкретных применений: телекоммуникации, автомобильная электроника, специальная техника и др.

Сводная характеристика групп преимуществ приведена в таблице 3 и на рис. 6.

Рис. 6. Ключевые группы преимуществ чиплетного модуля

7. Ограничения и риски чиплетного подхода

Объективная оценка требует учёта и ограничений технологии. Во-первых, плотная компоновка кристаллов усложняет тепловой режим: суммарная рассеиваемая мощность концентрируется на малой площади, а при 3D-интеграции нижние кристаллы дополнительно нагреваются верхними. Во-вторых, усложняется тестирование: помимо отбора KGD, требуется контроль собранного модуля, а локализация отказа внутри корпуса значительно труднее, чем на плате.

В-третьих, применение кремниевого интерпозера и микросборки заметно повышает стоимость корпусирования; при малых сериях единовременные затраты на подготовку производства модуля (NRE) могут не окупиться, и набор готовых микросхем останется рациональным выбором. Наконец, заказчик попадает в зависимость от экосистемы: доступности совместимых чиплетов, стабильности поставщиков и зрелости стандартов межкристалльных интерфейсов [6, 8]. Решение о переходе на чиплетный модуль должно приниматься по результатам технико-экономического расчёта для конкретного изделия и планируемых объёмов выпуска.

8. Заключение

Чиплетная интеграция переносит значительную часть системной сложности с печатной платы внутрь корпуса микросхемы. Для производителя радиоэлектронной аппаратуры заказ интегрированного чиплетного модуля у OSAT-подрядчика означает сокращение совокупных затрат и сроков вывода изделия на рынок, уменьшение габаритов и повышение надёжности, а также возможность выпускать продукт с уникальной конфигурацией под собственным брендом. Вместе с тем подход сопряжён с усложнением теплового проектирования и тестирования и экономически оправдан не при любых объёмах выпуска. По мере развития стандартов UCIe и BoW и расширения рынка готовых чиплетов порог входа в заказную гетерогенную интеграцию продолжит снижаться, делая её доступной всё более широкому кругу производителей аппаратуры.

Глоссарий

Список литературы

1. Universal Chiplet Interconnect Express (UCIe) Specification, Revision 1.1. UCIe Consortium, 2023.
2. Naffziger S., Beck N., Burd T. et al. Pioneering Chiplet Technology and Design for the AMD EPYC and Ryzen Processor Families // Proceedings of the 48th Annual International Symposium on Computer Architecture (ISCA). 2021. P. 57–70.
3. Mahajan R., Sankman R., Patel N. et al. Embedded Multi-Die Interconnect Bridge (EMIB) — A High Density, High Bandwidth Packaging Interconnect // Proceedings of the 66th IEEE Electronic Components and Technology Conference (ECTC). 2016. P. 557–565.
4. Lau J. H. Chiplet Design and Heterogeneous Integration Packaging. Singapore: Springer, 2023.
5. Iyer S. S. Heterogeneous Integration for Performance and Scaling // IEEE Transactions on Components, Packaging and Manufacturing Technology. 2016. Vol. 6, No. 7. P. 973–982.
6. Heterogeneous Integration Roadmap, 2023 Edition. IEEE Electronics Packaging Society.
7. Bunch of Wires (BoW) PHY Specification. Open Domain-Specific Architecture (ODSA), Open Compute Project.
8. Loh G. H., Naffziger S., Lepak K. Understanding Chiplets Today to Anticipate Future Integration Opportunities and Limits // Design, Automation and Test in Europe Conference (DATE). 2021.